

为晋升芯片的性能,领域内耐久摄取的次第是束缚减轻晶体管(处理信息的微型开关)尺寸,并在芯片上重叠多层器件。
可是,跟着摩尔定律增速放缓,器件越来越接近物理的极限,芯片制造商濒临的最大挑战之一是,进一步袖珍化的挑战越来越大。
近期,好意思国伊利诺伊大学厄巴纳-香槟分校(UIUC)团队斥地了一种新式单片 3D 硅芯片集成期间,通过访佛辊式转印工艺,在 200°C(摄氏度)以下的热预算条目下,使用厚度在 10nm(纳米)以下的超薄硅纳米膜,将高性能的硅基晶体管一层层叠上去。
商榷东说念主员竣事了三层堆叠、每层 625 个晶体管,良率范围在 98% 至 100% 之间,不仅性能接近早期商用硅 MOSFET,同期展现出优于部分替代材料决策的概括制造上风。
该期间为处分传统二维芯片微缩的物理极限提供了一种新决策,通过垂直堆叠大幅度晋升了野心密度,并大致裁汰功耗,有望行使于 AI、高性能野心以及 DRAM 等主流存储器。
此外,商榷东说念主员指出,要是将硅与其他材料集成在单片 3D 芯片中,还有可能开辟全新的行使领域,举例垂直堆叠不同类型的单晶半导体可能制造出超聪惠的 X 射线探伤器面板或紧凑型多光谱成像系统。
忖度论文发表在 Nature,论文题目为“Monolithic three-dimensional integration of silicon transistors”[1]。

图丨忖度论文(起原:Nature)
“多年来,东说念主们恒久合计制造单片 3D 芯片需要新式拯救材料,举例碳纳米管、金属氧化物半导体或二维半导体(举例二维硫族化合物)等,”伊利诺伊大学厄巴纳-香槟分校曹庆(Qing Cao)副教师对媒体示意,“硅材料大致胜任这项职责,意味着这项期间不错平直融入现存的制造工艺,有望极地面加速其在产业行使的程度。”
他的主要商榷见解是斥地用于相等规电子系统、高性能纳米电子器件和生物电子学的功能纳米材料,凭借一系列先进职责,曾入选《麻省理工科技驳倒》“35 岁以下科技改造 35 东说念主”环球榜单。

图丨曹庆教师(起原:UIUC)
在传统微芯片中,往往使用金属氧化物半导体场效应晶体管(MOSFET),它由 n 型半导体和 p 型半导体组成。新式 3D 芯片的改造性在于从起源进行了材料假想,商榷东说念主员并莫得摄取现成的工艺,而是可在堆叠工艺运转前制备无结晶体管。
与 MOSFET 比拟,无结晶体管的源极、沟说念和漏极均为透顶的 p 型或 n 型,无需像 MOSFET 那样需要造成 p-n 结本领职责。
制造高性能硅器件往往需要接近 1,000℃ 的高温条目,幸运彩2026世界杯(中国)IOS/安卓官方下载为幸免损坏现存结构,在第一层电路和金属布线完成后,后续各层温度需要保握在 400℃ 以下。而无结晶体管对高温条目的末端视对更低,在该商榷中,其所需温度不格外 200℃。

图丨单晶硅纳米膜的晶圆级合座三维堆叠结构(起原:Nature)
从工艺过程来看,无结器件相对更浮浅,故意于裁汰资本和提高良率。商榷东说念主员在 75 毫米硅晶圆上制造了三层无结晶体管,每层包含 625 个晶体管,每层晶体管溜达在 40×40 mm² 区。这些器件的良率在 98% 到 100% 之间,同期性能与在更高温度下制造的轨范硅晶体管格外。
这种新式 3D 芯片摄取晶圆级辊移印刷工艺,将均匀掺杂单晶硅薄膜逐层铺设而成,薄膜厚度仅 10nm 以内,比东说念主的头发丝还细上万倍。这些薄膜具有超薄的特色且有一定柔韧性,因此可贴合基层描摹,从而在一定程度上幸免了刚性晶圆间键合中常见的赋闲和翘曲问题。
为竣事硅纳米膜的自如转变与堆叠,并幸免裂纹、褶皱等舛误产生,商榷东说念主员针对工艺过程进行了多项工程方面的养息和优化。举例,在某些蚀刻身手中添加名义活性剂以裁汰名义张力;添加团员物支握层以增强机械自如性和保护名义;摄取辊压层压工艺在转变过程中,施加均匀压力等。
新式单片 3D 硅芯片性能优异。实测着力表示,p 型晶体管的弥漫电流密度在 650 微安每微米以上,n 型也达到 550 微安每微米,开关比达到 10 的 6 次方,亚阈值摆幅在 80 到 120 毫伏每十倍频之间。
华体会体育(HTHSports)官网入口
图丨单片式 3D 集成逻辑电路(起原:Nature)
在电路考据方面,商榷团队将 p 型和 n 型晶体管隔离放在不同层,然后通过垂直金属聚会将各层聚会起来,并构建了由溜达在 3D 芯片三层上的晶体管组成的各式逻辑门和电路,包括反相器、与非门、或非门以及六晶体管 SRAM 单位。与平面布局比拟,三维反相器和非门的集成密度晋升了约 1 倍,存储器单位的集成密度晋升了 3 倍傍边。
该期间让咱们看到了一种新的可能性:垂直堆叠无需放弃晶体管的性能。而且,辊式转印成立和工艺与现存产线透顶兼容,为基于单晶硅的摩尔定律继续提供了一条可推广的旅途。
现阶段,该期间仍处于践诺室和小批量原型制备阶段,改日跟着这项期间向大范围分娩推广,有望制造出密度更高、能效更高、互连线更短的芯片。现在,商榷团队正在与 IBM、英特尔和台积电等公司洽谈合营事宜,他们但愿早日将这项期间落地行使。
参考费力:
1.Lam, B., Yu, Y.M., Nam, H. et al. Monolithic three-dimensional integration of silicon transistors. Nature (2026). https://doi.org/10.1038/s41586-026-10496-6
2.https://spectrum.ieee.org/3d-chips
3.课题组主页:https://qingcaolab.matse.illinois.edu/group/
运营/排版:何晨龙
注:封面/首图由 AI 扶持生成幸运彩2026世界杯(中国)IOS/安卓官方下载